Spezielle Aspekte der Verlustleistungsgetriebenen High-Level Synthese

Dies ist ein Kapitel. In diesem Vorhaben wurde auf Architekturebene ein Verfahren entwickelt, das es erlaubt aus der Analyse einer bit-seriellen asynchronen Architektur charakteristische Merkmale zur Leistungseinsparung zu extrahieren. Diese Merkmale wurden dann unter Anwendung bestimmter Techniken auf synchrone bit-serielle Architekturen übertragen. Die entwickelten Analysemethoden fließen direkt in den Syntheseprozess ein. Außerdem wurde die Anwendung der Analysemethoden auf bitparallele Architekturen erweitert. Hierzu wurden typische Pipeline-Architekturen untersucht. Dabei wurde auf hoher Entwurfsebene (Datenflussgraph) ein Verfahren entwickelt, das es erlaubt Anund Abschaltmechanismen in eine Ablaufplanung (Scheduling) zu integrieren. Ausgangspunkt bildet hier die AktivierungsintervallAnalyse auf den Datenflussgraphen.